# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

63-260048

(43) Date of publication of application: 27.10.1988

(51)Int.CI.

H01L 21/82 H01L 27/04

(21)Application number: 62-094379

(71)Applicant: NEC CORP

(22)Date of filing:


16.04.1987

(72)Inventor: OZAWA YUKIO

# (54) MASTER SLICE SEMICONDUCTOR DEVICE

# (57)Abstract:

PURPOSE: To mount easily a chip to a package having a different lead configuration by connecting bonding pads which are connected to input/output cells or power source interconnections to the bonding pads which are not connected to the input/output cells or power source interconnections through respective interconnections. CONSTITUTION: An inner cell region 1 where basic cells that are able to make up logical circuits are arranged and a buffer region 2 where input/output cells that are able to make up input/output cells circuits are arranged at a peripheral part of the inner cell region 1 as well as bonding pads which are arranged at an outer circumference of the buffer region 2 are formed at a chip 4 consisting of a semiconductor substrate. The bonding pads 31 which are connected to input/output cells are connected to the bonding pads 30 that are not connected to input/output cells and are adjacent to the bonding pads 31 through interconnections 6. And the bonding pads 31 which are connected to input/output



cells are connected correspondingly with leads 7 of a package mounted at the chip 4 through bonding wires 5. Thus, even when the chip 4 is mounted at the package having a different lead configuration, the utilization of the bonding pads 30 allows the connection between the lead 7 and the input/output cells.

# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision



⑲ 日本国特許庁(JP)

⑩特許出願公開

# ⑫公開特許公報(A)

昭63-260048

@Int\_Cl\_4

識別記号

庁内整理番号

⑬公開 昭和63年(1988)10月27日

H 01 L 21/82

8526-5F A-7514-5F

審査請求 未請求 発明の数 1 (全4頁)

59発明の名称

マスタースライズ型半導体装置

②特 願 昭62-94379

29出 願 昭62(1987)4月16日

⑫発 明 者 小 澤

幸雄。

東京都港区芝5丁目33番1号 日本電気株式会社内

⑩出 願 人 日本電気株式会社

②代理人 弁理士内原 晋

明何一一古

発明の名称

マスタースライス型半導体装置

#### 特許請求の範囲

論理回路を構成し得る基本セルを配列した内部 セル領域と該内部セル領域の外周部に入出力可領域 を構成し得る入出の外周部に配列したバッファ領域の外周部に配列したが、カー と該バッファ領域の外周部に配扱上に、配線バットとを有する半海体基板上に、配線に対けて、 がで形成するとにより所なの回じに対いて、 をでスタースライス型半海体装置により接続されていることを特徴と オッドと配線により接続されていることを特徴と オッドと配線により接続されていることを特徴と オッドと配線により接続されていることを特徴と オるマスタースライス型半海体装置、

発明の詳細な説明

### 〔産業上の利用分野〕

本 発 明 は マ ス タ ー ス ラ イ ス 型 半 導 体 装 置 に 関 す る .

# 〔従来の技術〕

東京都港区芝5丁目33番1号

従来マスタースライス型半導体装置、特にゲートアレイと呼ばれるものは、その使用目的、機能によりチップ内部の回路規模及びその搭載パッケージは多種多用に分れている。また個々の品種設計に於いては、回路機能決定さらサンプル製造完了まで数週間という極めて短納期が要求されている。

従ってゲートアレイチップのレイアウトは第5 図に示す様に規格化され、なおかつ冗長性の高い 構造になっている。

すなわち、第5図に示した様に半導体基板上には、論理回路を構成し得る基本セルが多数アレイ状に配列される内部セル領域1とその周囲に形成された入出力回路用の入出力セルが配列されるバッファ領域2とこのバッファ領域の外側に、チップ4とチップ4を搭載するバッケージのピンをつ

なぐワイヤーちをボンディングするパッドが配列されているボンディングパッド領域3が形成されている。そして上記領域内の各素子やボンディングパッドが、コンピュータにより自動設計された配線パターンにより接続され、短時間で所望の治理回路を有するマスタースライス型半導体装置が完成する。

(発明が解決しようとする問題点)

第5因に示したように、ゲートアレイの素子に 接続されるポンディングパッド 31の位置は、チップ 4 を搭載するパッケージにより最適位置が決 定されてしまい、それらに対応する入出力セルに よりパッファ回路 21, 22, 23 等が構成される。

従来のゲートアレイの場合引き回し配線領域を 削減する為、ボンディングパッドとその対応する バッファ用入出力セルの位置関係は一対一で固定 されているため、所望の回路を決定し配線パター ンを形成したチップを他の異なるリード配位を有 するパッケージへ搭載しようとした場合、バッフ

グパッドと配線により接続されているものであ

#### (実施例)

δ.

ara ij

次に、本発明の実施例について図面を参照して説明する。

第1図は本発明の第1の実施例の平面図である。

ァ回路の構成位置、さらにそれに接続される内部 配線まで変更しなければらならい、この場合配線 パターンの自動設計、回路動作チェック等に新規 品種と同様の工数を要してしまうという問題点が ある。

本発明の目的は、リード配位の異なるパッケー ジへのチップの搭載が容易なマスタースライス型 半導体装置を提供することにある。

(同題点を解決するための手段)

このように構成された本実施例のチップ4をしています。 では、 なるりード配位を有すように、 入出力 もんにおかに がこ なって がいっぱ 3 1 が配線 6 により がでする ボンディングパッド 3 0 に接続されてすい グパッド 3 0 に接続されてすい グパッド 3 0 に接続されてすい といい でいた ひりード アと入出力セルの配置等を変更する必要はなくなる。

第3 図は本発明の第2 の実施例の平面図であり、特にウェーハ上のチップ週別時の電源接続図を示している。

第3図において、チップ4上に形成され、電源配線10に接続されたボンディングバッド31Aは、未使用のボンディングパッド30に配線6により接続される。

このように構成された第2の実施例においては、第1図に示した第1の実施例と同様に租立上の利点の他に、ウェーハ状態での選別時に電力をより安定に供給することが可能となる。

# 特開昭63-260048(3)

すなわち、第4図に示すように従来のチップでは、チップ4への電力供給は1本のプローブ8を介して行われるれるが、その電圧のモニターは、プローブ8から電源装置11よりの方でしかできない。この場合、プローブ8の抵抗分及びパッド31との接触抵抗による電圧降下により誤差が生じる。

一方、第3図に示した第2の実施例のチップ 4では、ポンディングしないパッド 30にもプローブ 8を当てて、モニターすることができるため 前述した誤並をなくすることができる。

## (発明の効果)

以上説明したように本発明は、入出力セル又は電源配線に接続されたポンディングパッドと、入出力セル又は電源配線に接続されていないポンディングパッドとを配線により接続することにより、リード配位の異なるパッケージへのチップの搭載が容易なマスタースライス型半導体装置が得られる。


図面の簡単な説明


第1図及び第2図は本発明の第1の実施例の平面図、第3図は本発明の第2の実施例の平面図、第4図及び第5図は従来のマスタースライス型半導体装置の平面図である。


1 … 内部セル領域、 2 … バッファ領域、 3 … ボンディングパッド領域、 4 … チップ、 5 … ワイヤー、 6 … 配線、 7 … リード、 8 … プローブ、 1 0 … 電源配線、 2 1 、 2 2 、 2 3 … バッファ回路、 3 0 … ボンディングパッド、 3 1 … 入出力セルに接続されたボンディングパッド、 3 1 A … 電源配線に接続されたボンディングパッド。

代理人 弁理士 内 原









1: 内部也儿领域

21,22,23:八小刀中回路

2:バップ・領域

30:ボンテイングルペッド

3:ボンディンプパット侵域

31:入出かせいに接続された ボンディングハペッド・

4:4yJ.

5:714-